Estudio comparativo de los lenguajes HDL y su aplicación en la implementación del Laboratorio de Sistemas Digitales Avanzados mediante FPGAS en la EIE-CRI

Abstract

El estudio comparativo de los lenguajes de descripción de hardware (HDL) y su aplicación en la implementación del laboratorio de sistemas digitales avanzados mediante FPGA (Arreglo de Compuertas Programable en el Campo) en la Escuela de Ingeniería Electrónica en Control y Redes Industriales (EIE-CRI). El estudio comparativo determina cual lenguaje es el más óptimo entre VHDL (Circuitos Integrados de muy Alta Velocidad) y Verilog, tomando en cuenta la sintaxis de programación, realizando guías prácticas de programación. Utilizando el método científico experimental, se desarrolló diferentes códigos de programación para establecer diferencias entre VHDL o Verilog, mediante herramientas de software ISE Design Suite 14.7 y tarjeta FPGA necesarias para diseño digital avanzado. Además se aplicó el método Delphi, esta técnica permite recopilar consensos de opiniones de expertos en el tema, en esta investigación analizamos 10 artículos científicos referentes a VHDL vs Verilog. Mediante el estudio comparativo y analizando parámetros de sintaxis en programación como: líneas de codificación, simulación, librerías, tipos de datos, sensibilidad y preferencia del lenguaje, igual analizando artículos científicos publicados referentes al tema de Verilog vs VHDL, dando como resultado en la investigación de los autores y los artículos científicos en VHDL un 30,84% y en Verilog un 69.16% estableciendo una diferencia de aproximadamente un 38,32% entre los HDL. Se concluye que Verilog es el HDL más óptimo para diseño digital, debido a que está basado en el lenguaje C y de fácil aprendizaje. Se recomienda el uso de Verilog para los diseños digitales avanzados, para los estudiantes de la EIE-CRI interesados a incursionar en esta nueva tecnología de tarjetas FPGA.